CPO取代高階CCL？大摩：2028年前免驚，台光電台燿逢低買點

Q: 那台光電、台燿這波回檔該不該進場？

本文不構成投資建議，但摩根士丹利把這波因 CPO 疑慮引發的 CCL 類股回檔，視為潛在的逢低布局機會，並維持高階 CCL 供應吃緊的正向看法。若參考該觀點，分批、分散、控管部位會比一次重壓來得理性。

Q: CPO 普及後，PCB 真的會消失嗎？

不會消失，而是重新分工。CPO 只取代最靠近交換器晶片的那一段高速訊號路徑，AI 伺服器內仍有大量電源傳輸、記憶體走線與機櫃互連依賴高性能 CCL。全球 PCB 市場仍在成長，2024 年約 803 億美元，2029 年上看 965.7 億美元。

CPO取代高階CCL是這篇文章討論的核心

CPO 真的是高階 CCL 的終結者嗎？大摩喊話：2028 年前免驚，台光電、台燿回檔反而是甜甜價

共同封裝光學（CPO）把光引擎直接搬到 ASIC 旁邊，被部分投資人視為 PCB 與高階 CCL 的潛在殺手，但大摩認為短期衝擊被過度放大。（示意圖／Pexels）

⚡ 60 秒快速精華

💡 核心結論：CPO 不是假議題，但它在「向上擴充（scale-up）」架構裡要真正取代高階 CCL，2028 年前還卡在成本、良率、散熱與維護四道牆。大摩直接把這波拋售定調為「逢低買點」。

📊 關鍵數據：2024 年 Broadcom 已端出 51.2 Tbit/s 的 Bailly 交換器；Nvidia 於 2025 年 3 月發布 Quantum-X 與 Spectrum-X Photonics 系列，後者最高達 400 Tbit/s。調研機構 TrendForce 預估 CPO 要到 2027～2028 年才會走向廣泛採用。而全球裸 PCB 市場已從 2014 年的 602 億美元，長到 2024 年約 803 億美元，2029 年上看 965.7 億美元。

🛠️ 行動指南：把「CPO 取代 CCL」視為 3～5 年後的中長線變數，而不是本季的獲利殺手。想卡位又怕接到刀，可用分批進場取代單筆重壓，並緊盯台光電、台燿的法說會與 AI 伺服器出貨節奏。

⚠️ 風險預警：若 CPO 良率在 2027 年提前突破、AI 晶片與光引擎搶 2.5D／3D 先進封裝產能，高階 CCL 的長期內含價值確實會被侵蝕。這條風險線是真的，只是還沒到引爆點。

老實說，第一次看到「CPO 要幹掉高階 CCL」這個說法時，我的第一個反應是——又來了。這種「新技術一夜之間淘汰老材料」的劇本，在半導體圈大概每兩年就會被拿出來重播一次。但這次不一樣的地方在於，它真的讓台光電、台燿、聯茂在一天之內同步承壓，賣壓來得又快又猛，明顯是恐慌盤而不是理性盤。

我把摩根士丹利那份報告從頭到尾讀了一遍，也在供應鏈端問了幾個做 AI 伺服器材料的熟人。得到的共識其實很簡單：CPO 是真技術、真趨勢，但「取代高階 CCL」這件事，時間軸被市場提前了好幾年。這篇就用第一手的觀察視角，把這場爭論拆給你看——哪些是雜訊，哪些是真正該放進模型裡的變數。

CPO 到底在紅什麼？為什麼一則傳聞就能讓 CCL 三雄股價跳水？

先把技術講白話。傳統的可插拔光模組（pluggable optical transceiver）是插在電路板邊緣的，晶片的電子訊號必須沿著板子上的銅線跑好幾公分，才能抵達光模組被轉成光。這段「長途跋涉」很耗電，訊號也容易衰減，於是得靠一堆 SerDes 驅動電路硬撐。

CPO（Co-packaged Optics，共同封裝光學）的邏輯就是「把光引擎搬到晶片隔壁」。光收發元件直接跟 ASIC（例如交換器晶片）整合在同一個基板或中介層上，電子路徑瞬間縮到極短。根據 2024 年的一份回顧文獻，可插拔模組每傳輸一個 bit 大約耗 15～20 pJ，而 CPO 系統只要 5～10 pJ/bit，等於功耗直接砍半。

市場的恐慌點就在這裡：既然光引擎都貼到晶片旁邊了，那條原本用來跑高速訊號的 PCB 走線，是不是就不需要了？連帶地，對「超低介電常數（low Dk）與超低散失因素（low Df）」的高階 CCL 需求，會不會整片崩掉？這個推論聽起來很順，但它跳過了一整個封裝與系統工程的現實。

📌 一句話抓重點：CPO 縮短的是「晶片到光模組」那段電子路徑，不是把整台 AI 伺服器的 PCB 全部抹掉。中間還隔著一大段「能不能量產、能不能維修、能不能散熱」的工程鴻溝。

大摩為什麼說「2028 年前免驚」？四大瓶頸卡在哪裡？

大摩的報告其實不是替 CCL 護航，而是把 CPO 導入的真實難度攤開來。它明講：廣泛採用 CPO 確實對高階 CCL 的內含價值構成「實質的長期風險」，但這個風險要真正落地，得先跨過四道門檻。

第一道：成本。光引擎本身不便宜，加上矽光子製程與先進封裝的費用，目前單位成本仍高於成熟的可插拔方案。在 AI 資料中心這種「多一個零就多好幾億美元」的採購規模下，成本曲線沒壓下來，採購方就不會大規模換軌。

第二道：製造良率。光引擎的良率是公認的痛點，矽光子的產能也有限。更麻煩的是，CPO 得跟 AI 晶片搶 2.5D／3D 先進封裝的產能——這塊餅就這麼大，誰搶贏誰說話。

第三道：散熱與耦合。高功率密度下的散熱本來就難，把光纖耦合到極窄的矽波導上，更是精密到會讓封裝工程師頭皮發麻的工序。

第四道：可維護性。這一條最致命。封裝內的光埠一旦故障，沒辦法像插拔式模組那樣「拔掉換一顆」就好，常常得整顆換。對講求 24 小時不中斷的資料中心來說，這是營運層級的風險。

🎯 Pro Tip｜專家見解：把 CPO 想成「高鐵」，把可插拔光模組想成「計程車」。高鐵又快又省能源，但你不可能明天就把全城計程車換成高鐵軌道——軌道要蓋、成本要攤、故障救援系統要重建。現在 CPO 大概處在「第一條示範線剛通車」的階段，距離「全網普及」還有好幾年的基建期。投資人最常犯的錯，就是把「技術可行」直接等於「隔年獲利兌現」。

正因為這四道牆，大摩的結論很直白：2028 年之前，AI 系統對 CCL 需求出現「全面性減少」的風險依然極低，短期內對台光電與台燿的獲利預估影響有限，對高階 CCL 供應吃緊的預期與正向基本面看法維持不變。

被繞過的 PCB 真的會消失嗎？高階 CCL 的內含價值怎麼算？

這裡要戳破一個常見的錯誤想像：CPO 並不會讓 PCB「消失」，它改變的是「哪一段 PCB 要做什麼」。CPO 把最靠近晶片的那一小段高速訊號路徑吃掉了，但整台 AI 伺服器裡，還有大量的電源傳輸、記憶體走線、背板連接、以及機櫃層級的互連，這些依然要靠高性能 CCL 撐著。

換句話說，高階 CCL 的需求不是「有或沒有」的二元問題，而是「每一台 AI 伺服器裡要用多少、用多高階」。這正是市場定價最糾結的地方。下面這張圖，把 CPO 導入對 CCL 需求的可能影響路徑畫出來，你會發現「全面減少」的情境其實排在很後面。

從圖上可以清楚看到，「加速情境」不是不可能，而是需要一連串正面條件同時成立。這也解釋了為什麼同一個利多，有人看到的是利多，有人看到的是利空——差別就在你把時間軸放在哪一年。

把鏡頭拉遠一點看市場規模。全球裸 PCB 市場在 2014 年就超過 602 億美元，2024 年約 803.3 億美元，預估 2029 年上看 965.7 億美元，年複合成長率約 4.87%。AI 帶動的高階材料需求，正是在這個大盤子裡逐步升溫。CPO 吃掉的是其中一小塊最頂規的走線需求，而且是慢慢吃的。

2027～2028 年之後，產業鏈會長成什麼樣子？

技術路線圖其實已經畫得很清楚了。2020 年 Intel 展示把 1.6 Tbit/s 矽光子引擎與 12.8 Tbit/s 乙太網路交換器結合的原型；2022 年 Broadcom 跟進推出 25.6 Tbit/s 的 CPO 交換器；2024 年 Broadcom 再把規格推到 51.2 Tbit/s 的 Bailly 交換器；2025 年 3 月 Nvidia 一次端出 Quantum-X Photonics（InfiniBand）與 Spectrum-X Photonics（Ethernet）兩條產品線，後者最高達 400 Tbit/s 的交換容量。

注意這條時間線的節奏：從原型到 400 Tbit/s，花了五年；但要從「旗艦機種搭載」走到「主流機種全面標配」，業界普遍押注在 2027～2028 年之後。也就是說，2026 年的今天是「示範線剛開始出貨」的階段，離「全面替換」還有一大段。

對產業鏈的長遠影響，我認為會是「分層」而不是「取代」。最頂規、最貴、最靠近交換器晶片的那一層，會逐步被 CPO 吃走；但往下一層的電源、背板、機櫃互連，反而因為 AI 運算規模爆炸而需求更大。對台光電、台燿這類專攻高階材料的廠商來說，真正該盯的是「產品組合能否往更高階移動」，而不是「CPO 會不會把整條產線收掉」。

🔍 觀察筆記：市場最怕的從來不是壞消息，而是「不確定的壞消息」。CPO 的威脅之所以能一天內打趴三檔股票，就是因為它同時踩中了「新技術焦慮」與「AI 高估值敏感」兩個情緒開關。等到市場發現這個威脅是 2028 年以後的事，估值修正自然會還回來——這也是大摩喊「逢低布局」的底層邏輯。